AMD ZEN2 Rome ล่าสุดรายละเอียดไปโผล่บน Sandra, ขนาด L3 caches จะเพิ่มเป็็นสองเท่า

ข่าวคราวของ AMD 7nm ZEN ช่วงนี้ดูจะเริ่มร้อนแรงมากยิ่งขึ้นเรื่อยๆและมีแผนที่จะปล่อยเจนใหม่ออกมาในปี 2019 เป็นที่แน่นอนและดูเหมือนจะจัดสาย Epyc ออกมาให้ดูกันก่อนในกลุ่ม server ที่จะมาพร้อมจำนวนแกนมากถึง 64-cores ล่าสุดมีข้อมูลโผล่มาให้เห็นใน SiSoft Sandra Database.

ที่จะกล่าวถึงก็คือ ROME (ออกแบบมาเพื่อกลุ่ม server ที่จะมาพร้อมจำนวนแกนมากถึง 128 cores / 256 threads สองชิป). แน่นอนว่า Rome ก็คือ 64-core. อันนี้เรารู้กันมาก่อนอยู่แล้วหากตามบทความที่ผ่านๆมา, แต่สิ่งที่ปรากฏออกมาล่าสุดก็คือ, มีการเซ็ตอัพให้มี 512 KB ประจำการใน L2 cache per/ต่อ core, และ 16x 16 MB L3. ก็หมายความว่าแต่ละ CPU block จะมี 16 MB L3. และแต่ละ 16 -  L3 partitions จะมี 4 cores per/ต่อ chiplet (4x16=64 cores). ยกตัวอย่างเช่น, Ryzen 7 2700X - L3 cache จะเซ็ตอัพที่ "2x 8 MB L3," และแต่ละ CCX จะมี 4  cores ซึ่ง L3 cache จะมี 8 MB. หากรายละเอียดนี้เป็นจริงอย่างที่ปรากฏบน SiSoft Sandra ต้องกล่าวเลยว่ามีการปรับแต่งที่ก้าวกระโดดค่อนข้างมาก.

แน่นอนว่า processors เหล่านี้ออกแบบมาเพื่อใช้ในกลุ่ม data-center, แต่เอาเข้าจริงๆ, สถาปัตยกรรมนี้ก็จะถูกนำไปใช้ในกลุ่ม desktop ด้วยเช่นกัน. Zen2 ใช้เทคโนโลจี 7nm, และเริ่มที่จะทำตัวอย่างออกมาทดสอบกันแล้วและแน่นอนว่ามาแน่ในปี 2019. ทาง AMD คาดหวังเอาไว้ว่า, ในเจนใหม่นี้, ประสิทธิภาพจะดีขึ้นมากถึง 25% ในส่วนของ CPU cores ไม่ใช่ IPC. 

ZEN2 ไม่เพียงแต่ขนาดของ die ที่เล็กลง, แต่ยังมาพร้อมสถาปัตยกรรมใหม่อีกด้วย, มีการจัดเรียงchipsets ใหม่ -7nm dies จะถูกจัดวางล้อมรอบ 14nm IO chip (ตัวเดียว) และทั้งหมดจะต่อเชื่อมกันด้วย AMD Infinity fabric.  "Zen 2" และหากงัดกระดองเต่าออกมาดู, คุณจะเห็น dies ทั้งหมด 9 ตัวด้วยกัน. Processor ใหม่นี้ไม่เพียงแค่ปรับปรุงทางด้าน latency ได้ดีขึ้นแล้ว, แต่ยังรองรับ 8-channel DDR4 memory. และ PCI-Express.

ที่มาเครดิต/Sources:  https://www.guru3d.com